← 返回博客主页
阅读 0

Birdseed 突破稀疏张量编译并行化局限，PyTorch 2026 大会密集发布多硬件编译器更新

今日概览

本期聚焦两项进展：一项研究论文提出 Birdseed，首个支持在任意标准稀疏格式上并行执行所有循环顺序的稀疏张量编译器，并通过并行稀疏散射直接写入 fibertree 稀疏层级；另一项是 PyTorch Conference 2026 回顾，集中公布 TorchTPU、TorchNeuron、torch-spyre、FlyDSL、Helion 与 ExecuTorch 等面向 Google TPU、AWS Trainium、IBM Spyre、AMD MI350 和 Arm Cortex-M 的编译器相关更新。

重点变化

1. Parallel Sparse Outputs for Tensor Compilers

论文提出 Birdseed，据称是首个支持在任意标准稀疏格式上并行执行所有循环顺序的张量编译器。它支持并行稀疏散射，可直接写入 fibertree 稀疏格式的 list、bytemap、hash 和 dense 层级，声称在渐近内存与时间复杂度上优于以往工作，并在直方图构建和 SpMSpV 等难以并行化的核上展示了经验加速。

为什么重要： 以往稀疏编译器要么无法并行化，要么对访问模式或输出格式做出限制性假设，削弱了通用性。Birdseed 试图同时去除并行化与输出格式两方面的约束，若其结论成立，有望让直方图、SpMSpV 等传统上难以并行的稀疏内核在高度并行硬件上获得更系统的编译支持。

涉及层级： kernel_codegen、tensor_ir

来源： 原始来源 1

事件评分： 75.8/100

2. PyTorch Conference North America 2026: Accelerating Open Intelligence Together

PyTorch Conference 2026 回顾文公布多项编译器相关更新：TorchTPU 为 Google TPU 提供原生 PyTorch 后端，支持 eager 执行与 torch.compile；TorchNeuron 为 AWS Trainium 提供原生后端，同样支持两种模式；torch-spyre 将 Inductor 关于 KTIR 工作划分与张量放置的决策翻译为 SpyreCode 可执行程序，并引入开源 Dataflow Scheduler；FlyDSL 新增 AMD MI350 系列 GPU 可选后端；Helion 集成 NVIDIA CompileIQ，将编译器控制纳入 kernel autotuning 搜索；ExecuTorch 新增 Arm Cortex-M 后端并支持 CMSIS-NN 加速。

为什么重要： 这些更新共同表明 torch.compile 正在成为跨越 TPU、Trainium、Spyre、AMD GPU 乃至嵌入式 MCU 的统一编译接口，用户可在不同硬件间以较低迁移成本切换；同时，把编译器控制纳入 autotuning 搜索、把数据流调度前置到设备专属代码生成之前，反映出编译器在性能调优链中的角色正从后端实现者扩展为全局优化协调者。

涉及层级： hardware_backend、kernel_codegen、optimization、runtime

来源： 原始来源 1

事件评分： 64.8/100

值得继续观察

  • Birdseed 的开源实现与在更多稀疏内核上的基准验证
  • TorchTPU 与 TorchNeuron 对 torch.compile 算子的持续兼容进展
  • torch-spyre Dataflow Scheduler 到 SpyreCode 的代码生成质量
  • FlyDSL 对 AMD MI350 后端的算子覆盖范围
  • Helion 集成 NVIDIA CompileIQ 的 autotuning 效果评估
  • ExecuTorch Cortex-M 后端与 CMSIS-NN 的端侧性能表现

数据与生成说明

  • 采集窗口：2026-10-22T08:00:00+08:00 至 2026-10-23T08:00:00+08:00
  • 生成模式：deepseek
  • 文章由程序根据一手来源生成；性能结论应以链接中的原始配置为准。
  • 原始条目：NVIDIA 2 条，PyTorch 2 条，arXiv 4 条

评论